来金梅


复旦大学微电子学院  博士生导师
电话:021-51355237
E-mail:jmlai@fudan.edu.cn

 

 

主要经历(教育及工作经历):

1995年02月-1998年02月:上海交通大学电院 博士研究生
1998年02月-2000年06月:浙江大学信电系 博士后
2000年06月-2003年06月:复旦大学专用集成电路与系统国家重点实验室博士后
2007年06月:比利时微电子研究中心IMEC培训学习
2003年06月-至今:复旦大学微电子学院教

 

研究方向:

  1. 可编程系统芯片架构、阵列单元和软件算法设计方法研究
  2. SoC FPGA测试方法与应用开发研究
  3. 基于深度学习的FPGA应用方法研究
  4. 嵌入式可编程 IP 核及其软件系统
  5. 可重构、可进化FPGA电路研究

 

主讲课程

  1. “信号与通信系统 ” (本科生)
  2. “集成电路设计基础”( 科硕研究生)
  3. “VLSI系统设计导论”(工硕研究生)
  4. “集成电路设计透视” (书院课程)


荣誉和奖励:

  1. 获2007年上海市巾帼创新奖
  2. 适用于数据通路应用的可编程逻辑器件及其软件系,获高等学校科技进步二等奖(第二完成人),颁证(奖)单位:中华人民共和国教育部,2007.1.2
  3. 获2007年度微电子研究院先进个人奖
  4. 获2008年度学院奖教金二等奖

 

在研项目:

  1. 横向合作研究项目——FPGA软硬件测试方法研究,项目号SGH1233066,2016年9月
  2. 共性技术研究项目——SoC 共性测试方法研究,项目号KWH2022044,2014年06月
  3. 国家重点实验室自主课题——平台FPGA互联测试方法研究,课题编号:2015MS00712,2015年01月
  4. 国家高技术研究发展计划(863计划)——可编程逻辑器件架构、阵列单元和工具链的研究与设计方法研究,项目编号2012AA012001,2012年01月-2015年9月
  5. 横向合作研究项目——百万门级FPGA合作协议,项目号KNH1232020,2008年09月-2014年06月
  6. 横向合作研究项目——50万门嵌入式FPGA IP硬核及其开发环境, 项目号 KCH1232049,2012年12月
  7. 国家自然科学基金项——平台FPGA器件的结构设计实现方法研究,项目编号60876015 ,2009年1月- 2011年12月
  8. 国家自然科学基金项目——新型FPGA结构模型和设计方法研究,项目编号60776023 ,2008年01月-2008年12月
  9. 国家高技术研究发展计划(863 计划)——一种新型的可重构、可进化FPGA电路结构 ,项目编号2007AA01Z285,2007年07月-2009年11 月
  10. 国家重点实验室自主课题重点项目——可重构平台FPGA设计方法研究,2008年01月-2009年12月
  11. 横向合作研究项目——FPGA器件及其软件系统,协议号CS-70010725, 2005年4月-2007年4月

 

近期发表论文:

  1. Yunbing Pang, Jiqing Xu, Yufan Zhang, Xinxuan Tao*, Jian Wang, Meng Yang, Jinmei Lai*,Research on Circuit-Level Design of High Performance and Low Power FPGA Interconnect Circuits in 28nm Process,ICSICT 2018,2018 IEEE 14th International Conference on Solid-State and Integrated Circuit Technology, Oct.31-Nov. 3,2018,Qingdao,China
  2. Yufan Zhang, Yunbing Pang, Jiqing Xu, Xinxuan Tao*, Jian Wang, Meng Yang, Jinmei Lai*, Research on Design and Test Method of High Performance 6 Input LUT,ICSICT 2018,2018 IEEE 14th International Conference on Solid-State and Integrated Circuit Technology, Oct.31-Nov. 3,2018,Qingdao,China
  3. Zhen Yang, Chuanzeng Liang, Jian Wang, and Jinmei Lai ,Testing Modern FPGA Local Interconnects Based On Repeatable Configuration Modules, ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2016)
  4. Yuanlong Xiao, Jian Wang, and Jinmei Lai,A Universal Automatic On-Chip Measurement of FPGA's Internal Setup and Hold Times,IEICE Electronics Express, Publicized December 10, 2016
  5. Xu Hanyang,Lai Jinmei,A FPGA Prototype Design Emphasis on Low Power Technique,FPGA2014, Proceedings of the 2014 ACM/SIGDA International Symposium on Field Programmable Gate Array, Monterey California,USA
  6. Chun Zhu, Jian Wang, Jinmei Lai,A Novel Net-Partition-Based Multithread FPGA Routing Method,23rd international conference on field programmable logic and applications, FPL 2013 , Porto,Portugal,Sept.2-4,2013,oral
  7. Hanyang Xu, Jian Wang, and Jinmei Lai,Prototyping design of a flexible DSP block with pipeline structure for FPGA,IEICE Electronics Express,Publicized August 19, 2016
  8. Lei Li, Jinmei Lai,Design and implementation of clock network for nanometer FPGA,IEICE Electronics Express,Vol.12,No.5,1-10,2015
  9. Xu Hanyang, Wang Jian,Jinmei Lai,,A FPGA Prototype Design Emphasis on Low Power Technique,ACM/SIGDA International Symposium on Field-Programmable Gate Arrays ,FPGA 2014
  10. Zhen Yang, Chuanzeng Liang, Jian Wang, and Jinmei Lai, A new automatic method for testing interconnect resources in FPGAs based on general routing matrix,IEICE Electronics Express,Vol. 12 (2015) No. 20 ,1-11, 2015
  11. Chun Zhu, Jian Wang, Jinmei Lai,A Novel Net-Partition-Based Multithread FPGA Routing Method,23rd international conference on field programmable logic and applications, FPL 2013 , Porto,Portugal,Sept.2-4,2013
  12. FU Yong,WANG Chi ,CHEN Liguang, LAI Jinmei,A Full Coverage Test Method for Configurable Logic Blocks in FPGA,电子学报:英文版,2013年第3期
  13. Wang, Zhen, Xie, Ding, Lai, Jinmei,FPGA interconnect architecture exploration based on a statistical model,21st International Conference on Field Programmable Logic and Applications, FPL 2011, pp 447-452, 2011/9/5
  14. Duan, Xueyan, Wang, Liyun, Lai, Jinme,Effect of charge sharing on the single event transient response of CMOS logic gates,Journal of Semiconductors, 32(9), pp 095008-1-095008-6, 2011
  15. Xie, D; Lai, JM; Tong, JR, Research of Efficient Utilization Routing Algorithm for Current FPGA, CHINESE JOURNAL OF ELECTRONICS, 2010, 19(1) 
  16. Yuanlong Xiao1, Jian Wang, Jinmei Lai,,A Power Efficient Current-Mode Differential Driver for FPGAs,The 11th International Conference on ASIC (ASICON 2015),Wangjiang Hotel, Chengdu, China, November 3-6, 2015.
  17. Fang Sun, Jin-meiLai, Iterative optimization algorithmfor sound localization, The 11th International Conference on ASIC (ASICON 2015),Wangjiang Hotel, Chengdu, China, November 3-6, 2015.
  18. Yuanpei Gao, Haijiang Ye, Jian Wang1, Jinmei Lai1,FPGA Bitstream Compression and Decompression based on lz77 Algorithm and BMC Technique, The 11th International Conference on ASIC (ASICON 2015),Wangjiang Hotel, Chengdu, China, November 3-6, 2015.
  19. 李华冈,来金梅、王健等,带时序约束的FPGA时序驱动布局方法,中国发明专利,专利号,ZL2012102489032,授权公告日:2015.01.07
  20. 来金梅、王健等,自动化测试中扩展输入输出通道的方法,中国发明专利,专利号,ZL2012104771470,授权公告日:2015.05.13
  21. 付勇,来金梅、王健等,基于查找表结构的FPGA可编程逻辑单元的遍历测试,ZL2010101865000,授权公告日:2015.11.25
  22. 张昕睿,王健,来金梅等,FPGA中具有多种写入模式的BlockRAM,中国发明专利,专利号,ZL2013101140531,授权公告日:2015.12.02
  23. 来金梅,方浩帅,王健,发明专利:FPGA时序约束布局方法, 申请号:2015102890750,申请公布日:20150601
  24. 发明专利:来金梅,杨震,王健,基于FPGA硬件结构的时钟网络遍历测试方法, 申请号:2015100172869,申请公布日:20150


 

课件:集成电路设计基础 (校内下载)  

 
 

 

Copyright© 2003-2018 复旦大学微电子学院
联系我们